Firefly开源社区

标题: 3288reload开发板板HDMI_OUT&HOST1没输出 [打印本页]

作者: zhangjy46    时间: 2017-8-16 10:24
标题: 3288reload开发板板HDMI_OUT&HOST1没输出
为什么我用firefly_rk3288reload的开发板板HDMI_OUT&HOST1没输出而HDMI_OUT&HOST3有输出显示?有哪位大神碰到过?指点下
作者: zhangjy46    时间: 2017-8-16 10:49
rk3288.dtsi

#include <dt-bindings/gpio/gpio.h>
#include <dt-bindings/interrupt-controller/irq.h>
#include <dt-bindings/interrupt-controller/arm-gic.h>
#include <dt-bindings/pinctrl/rockchip.h>
#include <dt-bindings/clock/rk3288-cru.h>
#include <dt-bindings/power-domain/rk3288.h>
#include <dt-bindings/thermal/thermal.h>
#include "skeleton.dtsi"

/ {
        compatible = "rockchip,rk3288";

        interrupt-parent = <&gic>;

        aliases {
                i2c0 = &i2c0;
                i2c1 = &i2c1;
                i2c2 = &i2c2;
                i2c3 = &i2c3;
                i2c4 = &i2c4;
                i2c5 = &i2c5;
                mmc0 = &emmc;
                mmc1 = &sdmmc;
                mmc2 = &sdio0;
                mmc3 = &sdio1;
                mshc0 = &emmc;
                mshc1 = &sdmmc;
                mshc2 = &sdio0;
                mshc3 = &sdio1;
                serial0 = &uart0;
                serial1 = &uart1;
                serial2 = &uart2;
                serial3 = &uart3;
                serial4 = &uart4;
                spi0 = &spi0;
                spi1 = &spi1;
                spi2 = &spi2;
        };

        cpus {
                #address-cells = <1>;
                #size-cells = <0>;
                enable-method = "rockchip,rk3066-smp";
                rockchip,pmu = <&pmu>;

                cpu0: cpu@500 {
                        device_type = "cpu";
                        compatible = "arm,cortex-a12";
                        reg = <0x500>;
                        operating-points = <
                                /* KHz    uV */
                                1800000 1400000
                                1704000 1350000
                                1608000 1300000
                                1512000 1250000
                                1416000 1200000
                                1200000 1100000
                                1008000 1050000
                                 816000 1000000
                                 696000  950000
                                 600000  900000
                                 408000  900000
                                 216000  900000
                                 126000  900000
                        >;
                        #cooling-cells = <2>; /* min followed by max */
                        clock-latency = <40000>;
                        clocks = <&cru ARMCLK>;
                        resets = <&cru SRST_CORE0>;
                };
                cpu@501 {
                        device_type = "cpu";
                        compatible = "arm,cortex-a12";
                        reg = <0x501>;
                        resets = <&cru SRST_CORE1>;
                };
                cpu@502 {
                        device_type = "cpu";
                        compatible = "arm,cortex-a12";
                        reg = <0x502>;
                        resets = <&cru SRST_CORE2>;
                };
                cpu@503 {
                        device_type = "cpu";
                        compatible = "arm,cortex-a12";
                        reg = <0x503>;
                        resets = <&cru SRST_CORE3>;
                };
        };

        amba {
                compatible = "arm,amba-bus";
                #address-cells = <1>;
                #size-cells = <1>;
                ranges;

                dmac_peri: dma-controller@ff250000 {
                        compatible = "arm,pl330", "arm,primecell";
                        broken-no-flushp;
                        reg = <0xff250000 0x4000>;
                        interrupts = <GIC_SPI 2 IRQ_TYPE_LEVEL_HIGH>,
                                     <GIC_SPI 3 IRQ_TYPE_LEVEL_HIGH>;
                        #dma-cells = <1>;
                        clocks = <&cru ACLK_DMAC2>;
                        clock-names = "apb_pclk";
                };

                dmac_bus_ns: dma-controller@ff600000 {
                        compatible = "arm,pl330", "arm,primecell";
                        broken-no-flushp;
                        reg = <0xff600000 0x4000>;
                        interrupts = <GIC_SPI 0 IRQ_TYPE_LEVEL_HIGH>,
                                     <GIC_SPI 1 IRQ_TYPE_LEVEL_HIGH>;
                        #dma-cells = <1>;
                        clocks = <&cru ACLK_DMAC1>;
                        clock-names = "apb_pclk";
                        status = "disabled";
                };

                dmac_bus_s: dma-controller@ffb20000 {
                        compatible = "arm,pl330", "arm,primecell";
                        broken-no-flushp;
                        reg = <0xffb20000 0x4000>;
                        interrupts = <GIC_SPI 0 IRQ_TYPE_LEVEL_HIGH>,
                                     <GIC_SPI 1 IRQ_TYPE_LEVEL_HIGH>;
                        #dma-cells = <1>;
                        clocks = <&cru ACLK_DMAC1>;
                        clock-names = "apb_pclk";
                };
        };

        xin24m: oscillator {
                compatible = "fixed-clock";
                clock-frequency = <24000000>;
                clock-output-names = "xin24m";
                #clock-cells = <0>;
        };

        timer {
                arm,use-physical-timer;
                compatible = "arm,armv7-timer";
                interrupts = <GIC_PPI 13 (GIC_CPU_MASK_SIMPLE(4) | IRQ_TYPE_LEVEL_HIGH)>,
                             <GIC_PPI 14 (GIC_CPU_MASK_SIMPLE(4) | IRQ_TYPE_LEVEL_HIGH)>,
                             <GIC_PPI 11 (GIC_CPU_MASK_SIMPLE(4) | IRQ_TYPE_LEVEL_HIGH)>,
                             <GIC_PPI 10 (GIC_CPU_MASK_SIMPLE(4) | IRQ_TYPE_LEVEL_HIGH)>;
                clock-frequency = <24000000>;
                always-on;
        };

        display-subsystem {
                compatible = "rockchip,display-subsystem";
                ports = <&vopl_out>, <&vopb_out>;
        };

        sdmmc: dwmmc@ff0c0000 {
                compatible = "rockchip,rk3288-dw-mshc";
                clock-freq-min-max = <400000 150000000>;
                clocks = <&cru HCLK_SDMMC>, <&cru SCLK_SDMMC>,
                         <&cru SCLK_SDMMC_DRV>, <&cru SCLK_SDMMC_SAMPLE>;
                clock-names = "biu", "ciu", "ciu_drv", "ciu_sample";
                fifo-depth = <0x100>;
                interrupts = <GIC_SPI 32 IRQ_TYPE_LEVEL_HIGH>;
                reg = <0xff0c0000 0x4000>;
                status = "disabled";
        };

        sdio0: dwmmc@ff0d0000 {
                compatible = "rockchip,rk3288-dw-mshc";
                clock-freq-min-max = <400000 150000000>;
                clocks = <&cru HCLK_SDIO0>, <&cru SCLK_SDIO0>,
                         <&cru SCLK_SDIO0_DRV>, <&cru SCLK_SDIO0_SAMPLE>;
                clock-names = "biu", "ciu", "ciu_drv", "ciu_sample";
                fifo-depth = <0x100>;
                interrupts = <GIC_SPI 33 IRQ_TYPE_LEVEL_HIGH>;
                reg = <0xff0d0000 0x4000>;
                status = "disabled";
        };

        sdio1: dwmmc@ff0e0000 {
                compatible = "rockchip,rk3288-dw-mshc";
                clock-freq-min-max = <400000 150000000>;
                clocks = <&cru HCLK_SDIO1>, <&cru SCLK_SDIO1>,
                         <&cru SCLK_SDIO1_DRV>, <&cru SCLK_SDIO1_SAMPLE>;
                clock-names = "biu", "ciu", "ciu_drv", "ciu_sample";
                fifo-depth = <0x100>;
                interrupts = <GIC_SPI 34 IRQ_TYPE_LEVEL_HIGH>;
                reg = <0xff0e0000 0x4000>;
                status = "disabled";
        };

        emmc: dwmmc@ff0f0000 {
                compatible = "rockchip,rk3288-dw-mshc";
                clock-freq-min-max = <400000 150000000>;
                clocks = <&cru HCLK_EMMC>, <&cru SCLK_EMMC>,
                         <&cru SCLK_EMMC_DRV>, <&cru SCLK_EMMC_SAMPLE>;
                clock-names = "biu", "ciu", "ciu_drv", "ciu_sample";
                fifo-depth = <0x100>;
                interrupts = <GIC_SPI 35 IRQ_TYPE_LEVEL_HIGH>;
                reg = <0xff0f0000 0x4000>;
                status = "disabled";
        };

        saradc: saradc@ff100000 {
                compatible = "rockchip,saradc";
                reg = <0xff100000 0x100>;
                interrupts = <GIC_SPI 36 IRQ_TYPE_LEVEL_HIGH>;
                #io-channel-cells = <1>;
                clocks = <&cru SCLK_SARADC>, <&cru PCLK_SARADC>;
                clock-names = "saradc", "apb_pclk";
                status = "disabled";
        };

        spi0: spi@ff110000 {
                compatible = "rockchip,rk3288-spi", "rockchip,rk3066-spi";
                clocks = <&cru SCLK_SPI0>, <&cru PCLK_SPI0>;
                clock-names = "spiclk", "apb_pclk";
                interrupts = <GIC_SPI 44 IRQ_TYPE_LEVEL_HIGH>;
                pinctrl-names = "default";
                pinctrl-0 = <&spi0_clk &spi0_tx &spi0_rx &spi0_cs0>;
                reg = <0xff110000 0x1000>;
                #address-cells = <1>;
                #size-cells = <0>;
                status = "disabled";
        };

        spi1: spi@ff120000 {
                compatible = "rockchip,rk3288-spi", "rockchip,rk3066-spi";
                clocks = <&cru SCLK_SPI1>, <&cru PCLK_SPI1>;
                clock-names = "spiclk", "apb_pclk";
                interrupts = <GIC_SPI 45 IRQ_TYPE_LEVEL_HIGH>;
                pinctrl-names = "default";
                pinctrl-0 = <&spi1_clk &spi1_tx &spi1_rx &spi1_cs0>;
                reg = <0xff120000 0x1000>;
                #address-cells = <1>;
                #size-cells = <0>;
                status = "disabled";
        };

        spi2: spi@ff130000 {
                compatible = "rockchip,rk3288-spi", "rockchip,rk3066-spi";
                clocks = <&cru SCLK_SPI2>, <&cru PCLK_SPI2>;
                clock-names = "spiclk", "apb_pclk";
                interrupts = <GIC_SPI 46 IRQ_TYPE_LEVEL_HIGH>;
                pinctrl-names = "default";
                pinctrl-0 = <&spi2_clk &spi2_tx &spi2_rx &spi2_cs0>;
                reg = <0xff130000 0x1000>;
                #address-cells = <1>;
                #size-cells = <0>;
                status = "disabled";
        };

        i2c1: i2c@ff140000 {
                compatible = "rockchip,rk3288-i2c";
                reg = <0xff140000 0x1000>;
                interrupts = <GIC_SPI 62 IRQ_TYPE_LEVEL_HIGH>;
                #address-cells = <1>;
                #size-cells = <0>;
                clock-names = "i2c";
                clocks = <&cru PCLK_I2C1>;
                pinctrl-names = "default";
                pinctrl-0 = <&i2c1_xfer>;
                status = "disabled";
        };

        i2c3: i2c@ff150000 {
                compatible = "rockchip,rk3288-i2c";
                reg = <0xff150000 0x1000>;
                interrupts = <GIC_SPI 63 IRQ_TYPE_LEVEL_HIGH>;
                #address-cells = <1>;
                #size-cells = <0>;
                clock-names = "i2c";
                clocks = <&cru PCLK_I2C3>;
                pinctrl-names = "default";
                pinctrl-0 = <&i2c3_xfer>;
                status = "disabled";
        };

        i2c4: i2c@ff160000 {
                compatible = "rockchip,rk3288-i2c";
                reg = <0xff160000 0x1000>;
                interrupts = <GIC_SPI 64 IRQ_TYPE_LEVEL_HIGH>;
                #address-cells = <1>;
                #size-cells = <0>;
                clock-names = "i2c";
                clocks = <&cru PCLK_I2C4>;
                pinctrl-names = "default";
                pinctrl-0 = <&i2c4_xfer>;
                status = "disabled";
        };

        i2c5: i2c@ff170000 {
                compatible = "rockchip,rk3288-i2c";
                reg = <0xff170000 0x1000>;
                interrupts = <GIC_SPI 65 IRQ_TYPE_LEVEL_HIGH>;
                #address-cells = <1>;
                #size-cells = <0>;
                clock-names = "i2c";
                clocks = <&cru PCLK_I2C5>;
                pinctrl-names = "default";
                pinctrl-0 = <&i2c5_xfer>;
                status = "disabled";
        };

        uart0: serial@ff180000 {
                compatible = "rockchip,rk3288-uart", "snps,dw-apb-uart";
                reg = <0xff180000 0x100>;
                interrupts = <GIC_SPI 55 IRQ_TYPE_LEVEL_HIGH>;
                reg-shift = <2>;
                reg-io-width = <4>;
                clocks = <&cru SCLK_UART0>, <&cru PCLK_UART0>;
                clock-names = "baudclk", "apb_pclk";
                pinctrl-names = "default";
                pinctrl-0 = <&uart0_xfer>;
                status = "disabled";
        };

        uart1: serial@ff190000 {
                compatible = "rockchip,rk3288-uart", "snps,dw-apb-uart";
                reg = <0xff190000 0x100>;
                interrupts = <GIC_SPI 56 IRQ_TYPE_LEVEL_HIGH>;
                reg-shift = <2>;
                reg-io-width = <4>;
                clocks = <&cru SCLK_UART1>, <&cru PCLK_UART1>;
                clock-names = "baudclk", "apb_pclk";
                pinctrl-names = "default";
                pinctrl-0 = <&uart1_xfer>;
                status = "disabled";
        };

        uart2: serial@ff690000 {
                compatible = "rockchip,rk3288-uart", "snps,dw-apb-uart";
                reg = <0xff690000 0x100>;
                interrupts = <GIC_SPI 57 IRQ_TYPE_LEVEL_HIGH>;
                reg-shift = <2>;
                reg-io-width = <4>;
                clocks = <&cru SCLK_UART2>, <&cru PCLK_UART2>;
                clock-names = "baudclk", "apb_pclk";
                pinctrl-names = "default";
                pinctrl-0 = <&uart2_xfer>;
                status = "disabled";
        };

        uart3: serial@ff1b0000 {
                compatible = "rockchip,rk3288-uart", "snps,dw-apb-uart";
                reg = <0xff1b0000 0x100>;
                interrupts = <GIC_SPI 58 IRQ_TYPE_LEVEL_HIGH>;
                reg-shift = <2>;
                reg-io-width = <4>;
                clocks = <&cru SCLK_UART3>, <&cru PCLK_UART3>;
                clock-names = "baudclk", "apb_pclk";
                pinctrl-names = "default";
                pinctrl-0 = <&uart3_xfer>;
                status = "disabled";
        };

        uart4: serial@ff1c0000 {
                compatible = "rockchip,rk3288-uart", "snps,dw-apb-uart";
                reg = <0xff1c0000 0x100>;
                interrupts = <GIC_SPI 59 IRQ_TYPE_LEVEL_HIGH>;
                reg-shift = <2>;
                reg-io-width = <4>;
                clocks = <&cru SCLK_UART4>, <&cru PCLK_UART4>;
                clock-names = "baudclk", "apb_pclk";
                pinctrl-names = "default";
                pinctrl-0 = <&uart4_xfer>;
                status = "disabled";
        };

        thermal: thermal-zones {
                #include "rk3288-thermal.dtsi"
        };

        tsadc: tsadc@ff280000 {
                compatible = "rockchip,rk3288-tsadc";
                reg = <0xff280000 0x100>;
                interrupts = <GIC_SPI 37 IRQ_TYPE_LEVEL_HIGH>;
                clocks = <&cru SCLK_TSADC>, <&cru PCLK_TSADC>;
                clock-names = "tsadc", "apb_pclk";
                resets = <&cru SRST_TSADC>;
                reset-names = "tsadc-apb";
                pinctrl-names = "otp_out";
                pinctrl-0 = <&otp_out>;
                #thermal-sensor-cells = <1>;
                hw-shut-temp = <125000>;
                status = "disabled";
        };

        gmac: ethernet@ff290000 {
                compatible = "rockchip,rk3288-gmac";
                reg = <0xff290000 0x10000>;
                interrupts = <GIC_SPI 27 IRQ_TYPE_LEVEL_HIGH>;
                interrupt-names = "macirq";
                rockchip,grf = <&grf>;
                clocks = <&cru SCLK_MAC>,
                        <&cru SCLK_MAC_RX>, <&cru SCLK_MAC_TX>,
                        <&cru SCLK_MACREF>, <&cru SCLK_MACREF_OUT>,
                        <&cru ACLK_GMAC>, <&cru PCLK_GMAC>;
                clock-names = "stmmaceth",
                        "mac_clk_rx", "mac_clk_tx",
                        "clk_mac_ref", "clk_mac_refout",
                        "aclk_mac", "pclk_mac";
                status = "disabled";
        };

        usb_host0_ehci: usb@ff500000 {
                compatible = "generic-ehci";
                reg = <0xff500000 0x100>;
                interrupts = <GIC_SPI 24 IRQ_TYPE_LEVEL_HIGH>;
                clocks = <&cru HCLK_USBHOST0>;
                clock-names = "usbhost";
                phys = <&usbphy1>;
                phy-names = "usb";
                status = "disabled";
        };

        /* NOTE: ohci@ff520000 doesn't actually work on hardware */

        usb_host1: usb@ff540000 {
                compatible = "rockchip,rk3288-usb", "rockchip,rk3066-usb",
                                "snps,dwc2";
                reg = <0xff540000 0x40000>;
                interrupts = <GIC_SPI 25 IRQ_TYPE_LEVEL_HIGH>;
                clocks = <&cru HCLK_USBHOST1>;
                clock-names = "otg";
                dr_mode = "host";
                phys = <&usbphy2>;
                phy-names = "usb2-phy";
                status = "disabled";
        };

        usb_otg: usb@ff580000 {
                compatible = "rockchip,rk3288-usb", "rockchip,rk3066-usb",
                                "snps,dwc2";
                reg = <0xff580000 0x40000>;
                interrupts = <GIC_SPI 23 IRQ_TYPE_LEVEL_HIGH>;
                clocks = <&cru HCLK_OTG0>;
                clock-names = "otg";
                dr_mode = "otg";
                g-np-tx-fifo-size = <16>;
                g-rx-fifo-size = <275>;
                g-tx-fifo-size = <256 128 128 64 64 32>;
                g-use-dma;
                phys = <&usbphy0>;
                phy-names = "usb2-phy";
                status = "disabled";
        };

        usb_hsic: usb@ff5c0000 {
                compatible = "generic-ehci", "rockchip,hsic";
                reg = <0xff5c0000 0x100>;
                interrupts = <GIC_SPI 26 IRQ_TYPE_LEVEL_HIGH>;
                clocks = <&cru HCLK_HSIC>, <&cru SCLK_HSIC_12M>,
                         <&cru SCLK_HSICPHY480M>,
                         <&cru SCLK_USBPHY480M_SRC>;
                clock-names = "usbhost", "hsic_12m", "hsicphy_480m",
                              "hsicphy_480_src";
        };

        dmc: dmc@ff610000 {
                compatible = "rockchip,rk3288-dmc", "syscon";
                rockchip,cru = <&cru>;
                rockchip,grf = <&grf>;
                rockchip,pmu = <&pmu>;
                rockchip,sgrf = <&sgrf>;
                rockchip,noc = <&noc>;
                reg = <0xff610000 0x3fc
                       0xff620000 0x294
                       0xff630000 0x3fc
                       0xff640000 0x294>;
                rockchip,sram = <&ddr_sram>;
                clocks = <&cru PCLK_DDRUPCTL0>, <&cru PCLK_PUBL0>,
                         <&cru PCLK_DDRUPCTL1>, <&cru PCLK_PUBL1>,
                         <&cru ARMCLK>;
                clock-names = "pclk_ddrupctl0", "pclk_publ0",
                              "pclk_ddrupctl1", "pclk_publ1",
                              "arm_clk";
        };

        i2c0: i2c@ff650000 {
                compatible = "rockchip,rk3288-i2c";
                reg = <0xff650000 0x1000>;
                interrupts = <GIC_SPI 60 IRQ_TYPE_LEVEL_HIGH>;
                #address-cells = <1>;
                #size-cells = <0>;
                clock-names = "i2c";
                clocks = <&cru PCLK_I2C0>;
                pinctrl-names = "default";
                pinctrl-0 = <&i2c0_xfer>;
                status = "disabled";
        };

        i2c2: i2c@ff660000 {
                compatible = "rockchip,rk3288-i2c";
                reg = <0xff660000 0x1000>;
                interrupts = <GIC_SPI 61 IRQ_TYPE_LEVEL_HIGH>;
                #address-cells = <1>;
                #size-cells = <0>;
                clock-names = "i2c";
                clocks = <&cru PCLK_I2C2>;
                pinctrl-names = "default";
                pinctrl-0 = <&i2c2_xfer>;
                status = "disabled";
        };

        pwm0: pwm@ff680000 {
                compatible = "rockchip,rk3288-pwm";
                reg = <0xff680000 0x10>;
                #pwm-cells = <3>;
                pinctrl-names = "default";
                pinctrl-0 = <&pwm0_pin>;
                clocks = <&cru PCLK_RKPWM>;
                clock-names = "pwm";
                rockchip,grf = <&grf>;
                status = "disabled";
        };

        pwm1: pwm@ff680010 {
                compatible = "rockchip,rk3288-pwm";
                reg = <0xff680010 0x10>;
                #pwm-cells = <3>;
                pinctrl-names = "default";
                pinctrl-0 = <&pwm1_pin>;
                clocks = <&cru PCLK_RKPWM>;
                clock-names = "pwm";
                rockchip,grf = <&grf>;
                status = "disabled";
        };

        pwm2: pwm@ff680020 {
                compatible = "rockchip,rk3288-pwm";
                reg = <0xff680020 0x10>;
                #pwm-cells = <3>;
                pinctrl-names = "default";
                pinctrl-0 = <&pwm2_pin>;
                clocks = <&cru PCLK_RKPWM>;
                clock-names = "pwm";
                rockchip,grf = <&grf>;
                status = "disabled";
        };

        pwm3: pwm@ff680030 {
                compatible = "rockchip,rk3288-pwm";
                reg = <0xff680030 0x10>;
                #pwm-cells = <2>;
                pinctrl-names = "default";
                pinctrl-0 = <&pwm3_pin>;
                clocks = <&cru PCLK_RKPWM>;
                clock-names = "pwm";
                rockchip,grf = <&grf>;
                status = "disabled";
        };

        bus_intmem@ff700000 {
                compatible = "mmio-sram";
                reg = <0xff700000 0x18000>;
                #address-cells = <1>;
                #size-cells = <1>;
                ranges = <0 0xff700000 0x18000>;
                smp-sram@0 {
                        compatible = "rockchip,rk3066-smp-sram";
                        reg = <0x00 0x10>;
                };
                ddr_sram: ddr-sram@1000 {
                        compatible = "rockchip,rk3288-ddr-sram";
                        reg = <0x1000 0x4000>;
                };
        };

        sram@ff720000 {
                compatible = "rockchip,rk3288-pmu-sram", "mmio-sram";
                reg = <0xff720000 0x1000>;
        };

        pmu: power-management@ff730000 {
                compatible = "rockchip,rk3288-pmu", "syscon";
                reg = <0xff730000 0x100>;
        };

        sgrf: syscon@ff740000 {
                compatible = "rockchip,rk3288-sgrf", "syscon";
                reg = <0xff740000 0x1000>;
        };

        cru: clock-controller@ff760000 {
                compatible = "rockchip,rk3288-cru";
                reg = <0xff760000 0x1000>;
                rockchip,grf = <&grf>;
                #clock-cells = <1>;
                #reset-cells = <1>;
                assigned-clocks = <&cru DCLK_VOP0>, <&cru DCLK_VOP1>,
                                  <&cru PLL_GPLL>, <&cru PLL_CPLL>,
                                  <&cru PLL_NPLL>, <&cru ACLK_CPU>,
                                  <&cru HCLK_CPU>, <&cru PCLK_CPU>,
                                  <&cru ACLK_PERI>, <&cru HCLK_PERI>,
                                  <&cru PCLK_PERI>;
                assigned-clock-rates = <0>, <0>,
                                       <594000000>, <400000000>,
                                       <500000000>, <300000000>,
                                       <150000000>, <75000000>,
                                       <300000000>, <150000000>,
                                       <75000000>;
                assigned-clock-parents = <&cru PLL_NPLL>, <&cru PLL_GPLL>;
        };

        grf: syscon@ff770000 {
                compatible = "rockchip,rk3288-grf", "syscon";
                reg = <0xff770000 0x1000>;
        };

        wdt: watchdog@ff800000 {
                compatible = "rockchip,rk3288-wdt", "snps,dw-wdt";
                reg = <0xff800000 0x100>;
                clocks = <&cru PCLK_WDT>;
                interrupts = <GIC_SPI 111 IRQ_TYPE_LEVEL_HIGH>;
                status = "disabled";
        };

        i2s: i2s@ff890000 {
                compatible = "rockchip,rk3288-i2s", "rockchip,rk3066-i2s";
                reg = <0xff890000 0x10000>;
                interrupts = <GIC_SPI 85 IRQ_TYPE_LEVEL_HIGH>;
                #address-cells = <1>;
                #size-cells = <0>;
                dmas = <&dmac_bus_s 0>, <&dmac_bus_s 1>;
                dma-names = "tx", "rx";
                clock-names = "i2s_hclk", "i2s_clk";
                clocks = <&cru HCLK_I2S0>, <&cru SCLK_I2S0>;
                pinctrl-names = "default";
                pinctrl-0 = <&i2s0_bus>;
                status = "disabled";
        };

        vopb: vop@ff930000 {
                compatible = "rockchip,rk3288-vop";
                reg = <0xff930000 0x19c>;
                interrupts = <GIC_SPI 15 IRQ_TYPE_LEVEL_HIGH>;
                clocks = <&cru ACLK_VOP0>, <&cru DCLK_VOP0>, <&cru HCLK_VOP0>;
                clock-names = "aclk_vop", "dclk_vop", "hclk_vop";
                resets = <&cru SRST_LCDC0_AXI>, <&cru SRST_LCDC0_AHB>, <&cru SRST_LCDC0_DCLK>;
                reset-names = "axi", "ahb", "dclk";
                iommus = <&vopb_mmu>;
                power-domains = <&power RK3288_PD_VIO>;
                //status = "disabled";
                status = "okay";
                vopb_out: port {
                        #address-cells = <1>;
                        #size-cells = <0>;
                        vopb_out_edp: endpoint@0 {
                                reg = <0>;
                                remote-endpoint = <&edp_in_vopb>;
                        };
                        vopb_out_hdmi: endpoint@1 {
                                reg = <1>;
                                remote-endpoint = <&hdmi_in_vopb>;
                        };
                };
        };

        vopb_mmu: iommu@ff930300 {
                compatible = "rockchip,iommu";
                reg = <0xff930300 0x100>;
                interrupts = <GIC_SPI 15 IRQ_TYPE_LEVEL_HIGH>;
                interrupt-names = "vopb_mmu";
                power-domains = <&power RK3288_PD_VIO>;
                #iommu-cells = <0>;
                status = "disabled";
        };

        vopl: vop@ff940000 {
                compatible = "rockchip,rk3288-vop";
                reg = <0xff940000 0x19c>;
                interrupts = <GIC_SPI 16 IRQ_TYPE_LEVEL_HIGH>;
                clocks = <&cru ACLK_VOP1>, <&cru DCLK_VOP1>, <&cru HCLK_VOP1>;
                clock-names = "aclk_vop", "dclk_vop", "hclk_vop";
                resets = <&cru SRST_LCDC1_AXI>, <&cru SRST_LCDC1_AHB>, <&cru SRST_LCDC1_DCLK>;
                reset-names = "axi", "ahb", "dclk";
                iommus = <&vopl_mmu>;
                power-domains = <&power RK3288_PD_VIO>;
                status = "disabled";
                vopl_out: port {
                        #address-cells = <1>;
                        #size-cells = <0>;
                        vopl_out_edp: endpoint@0 {
                                reg = <0>;
                                remote-endpoint = <&edp_in_vopl>;
                        };
                        vopl_out_hdmi: endpoint@1 {
                                reg = <1>;
                                remote-endpoint = <&hdmi_in_vopl>;
                        };

                };
        };

        vopl_mmu: iommu@ff940300 {
                compatible = "rockchip,iommu";
                reg = <0xff940300 0x100>;
                interrupts = <GIC_SPI 16 IRQ_TYPE_LEVEL_HIGH>;
                interrupt-names = "vopl_mmu";
                power-domains = <&power RK3288_PD_VIO>;
                #iommu-cells = <0>;
                status = "disabled";
        };

        edp: edp@ff970000 {
                compatible = "rockchip,rk3288-edp";
                reg = <0xff970000 0x4000>;
                interrupts = <GIC_SPI 98 IRQ_TYPE_LEVEL_HIGH>;
                clocks = <&cru SCLK_EDP>, <&cru SCLK_EDP_24M>, <&cru PCLK_EDP_CTRL>;
                rockchip,grf = <&grf>;
                clock-names = "clk_edp", "clk_edp_24m", "pclk_edp";
                resets = <&cru 111>;
                reset-names = "edp";
                power-domains = <&power RK3288_PD_VIO>;
                status = "disabled";
                ports {
                        edp_in: port {
                                #address-cells = <1>;
                                #size-cells = <0>;
                                edp_in_vopb: endpoint@0 {
                                        reg = <0>;
                                        remote-endpoint = <&vopb_out_edp>;
                                };
                                edp_in_vopl: endpoint@1 {
                                        reg = <1>;
                                        remote-endpoint = <&vopl_out_edp>;
                                };
                        };
                };
        };

        hdmi: hdmi@ff980000 {
                compatible = "rockchip,rk3288-dw-hdmi";
                reg = <0xff980000 0x20000>;
                reg-io-width = <4>;
                ddc-i2c-bus = <&i2c5>;
                rockchip,grf = <&grf>;
                interrupts = <GIC_SPI 103 IRQ_TYPE_LEVEL_HIGH>;
                clocks = <&cru  PCLK_HDMI_CTRL>, <&cru SCLK_HDMI_HDCP>;
                clock-names = "iahb", "isfr";
                power-domains = <&power RK3288_PD_VIO>;
                //status = "disabled";
                status = "okay";
                ports {
                        hdmi_in: port {
                                #address-cells = <1>;
                                #size-cells = <0>;
                                hdmi_in_vopb: endpoint@0 {
                                        reg = <0>;
                                        remote-endpoint = <&vopb_out_hdmi>;
                                };
                                hdmi_in_vopl: endpoint@1 {
                                        reg = <1>;
                                        remote-endpoint = <&vopl_out_hdmi>;
                                };
                        };
                };
        };

        hdmi_audio: hdmi_audio {
                compatible = "rockchip,rk3288-hdmi-audio";
                i2s-controller = <&i2s>;
                //status = "disabled";
                status = "okay";
        };

        ion {
                compatible = "rockchip,ion";
                #address-cells = <1>;
                #size-cells = <0>;
                power-domains = <&power RK3288_PD_VIDEO>;

                ion_drm: rockchip,ion-heap@5 {
                        compatible = "rockchip,ion-heap";
                        rockchip,ion_heap = <5>;
                        reg = <0x00000000 0x00000000>;
                };

                ion_cma: rockchip,ion-heap@4 { /* CMA HEAP */
                        compatible = "rockchip,ion-heap";
                        rockchip,ion_heap = <4>;
                        reg = <0x00000000 0x28000000>; /* 640MB */
                };

                rockchip,ion-heap@0 { /* VMALLOC HEAP */
                        compatible = "rockchip,ion-heap";
                        rockchip,ion_heap = <0>;
                };
        };

        vpu: vpu_service@ff9a0000 {
                compatible = "vpu_service";
                iommus = <&vpu_mmu>;
                iommu_enabled = <1>;
                reg = <0xff9a0000 0x800>;
                interrupts = <GIC_SPI 9 IRQ_TYPE_LEVEL_HIGH>, <GIC_SPI 10 IRQ_TYPE_LEVEL_HIGH>;
                interrupt-names = "irq_enc", "irq_dec";
                clocks = <&cru ACLK_VCODEC>, <&cru HCLK_VCODEC>;
                clock-names = "aclk_vcodec", "hclk_vcodec";
                name = "vpu_service";
                dev_mode = <0>;
                power-domains = <&power RK3288_PD_VIDEO>;
        };

        vpu_mmu: iommu@ff9a0800 {
                compatible = "rockchip,vpu_mmu";
                reg = <0xff9a0800 0x100>;
                interrupts = <GIC_SPI 11 IRQ_TYPE_LEVEL_HIGH>;
                interrupt-names = "vpu_mmu";
                #iommu-cells = <0>;
                power-domains = <&power RK3288_PD_VIDEO>;
        };

        gpu: gpu@ffa30000 {
                compatible = "arm,malit764",
                             "arm,malit76x",
                             "arm,malit7xx",
                             "arm,mali-midgard";
                reg = <0xffa30000 0x10000>;
                interrupts = <GIC_SPI 6 IRQ_TYPE_LEVEL_HIGH>,
                             <GIC_SPI 7 IRQ_TYPE_LEVEL_HIGH>,
                             <GIC_SPI 8 IRQ_TYPE_LEVEL_HIGH>;
                interrupt-names = "JOB", "MMU", "GPU";
                clocks = <&cru ACLK_GPU>;
                clock-names = "aclk_gpu";
                operating-points = <
                        /* KHz uV */
                        600000 1250000
                        /* 500000 1200000 - See crosbug.com/p/33857 */
                        400000 1100000
                        300000 1000000
                        200000 950000
                        100000 950000
                >;
                #cooling-cells = <2>; /* min followed by max */
                power-domains = <&power RK3288_PD_GPU>;
                status = "disabled";
        };

        noc: syscon@ffac0000 {
                compatible = "rockchip,rk3288-noc", "syscon";
                reg = <0xffac0000 0x2000>;
        };

        efuse: efuse@ffb40000 {
                compatible = "rockchip,rk3288-efuse";
                reg = <0xffb40000 0x10000>;
                status = "disabled";
        };

        gic: interrupt-controller@ffc01000 {
                compatible = "arm,gic-400";
                interrupt-controller;
                #interrupt-cells = <3>;
                #address-cells = <0>;

                reg = <0xffc01000 0x1000>,
                      <0xffc02000 0x1000>,
                      <0xffc04000 0x2000>,
                      <0xffc06000 0x2000>;
                interrupts = <GIC_PPI 9 0xf04>;
        };

        cpuidle: cpuidle {
                compatible = "rockchip,rk3288-cpuidle";
        };

        usbphy: phy {
                compatible = "rockchip,rk3288-usb-phy";
                rockchip,grf = <&grf>;
                #address-cells = <1>;
                #size-cells = <0>;
                status = "disabled";

                usbphy0: usb-phy0 {
                        #phy-cells = <0>;
                        reg = <0x320>;
                        clocks = <&cru SCLK_OTGPHY0>;
                        clock-names = "phyclk";
                };

                usbphy1: usb-phy1 {
                        #phy-cells = <0>;
                        reg = <0x334>;
                        clocks = <&cru SCLK_OTGPHY1>;
                        clock-names = "phyclk";
                };

                usbphy2: usb-phy2 {
                        #phy-cells = <0>;
                        reg = <0x348>;
                        clocks = <&cru SCLK_OTGPHY2>;
                        clock-names = "phyclk";
                };
        };

        pinctrl: pinctrl {
                compatible = "rockchip,rk3288-pinctrl";
                rockchip,grf = <&grf>;
                rockchip,pmu = <&pmu>;
                #address-cells = <1>;
                #size-cells = <1>;
                ranges;

                gpio0: gpio0@ff750000 {
                        compatible = "rockchip,gpio-bank";
                        reg =        <0xff750000 0x100>;
                        interrupts = <GIC_SPI 81 IRQ_TYPE_LEVEL_HIGH>;
                        clocks = <&cru PCLK_GPIO0>;

                        gpio-controller;
                        #gpio-cells = <2>;

                        interrupt-controller;
                        #interrupt-cells = <2>;
                };

                gpio1: gpio1@ff780000 {
                        compatible = "rockchip,gpio-bank";
                        reg = <0xff780000 0x100>;
                        interrupts = <GIC_SPI 82 IRQ_TYPE_LEVEL_HIGH>;
                        clocks = <&cru PCLK_GPIO1>;

                        gpio-controller;
                        #gpio-cells = <2>;

                        interrupt-controller;
                        #interrupt-cells = <2>;
                };

                gpio2: gpio2@ff790000 {
                        compatible = "rockchip,gpio-bank";
                        reg = <0xff790000 0x100>;
                        interrupts = <GIC_SPI 83 IRQ_TYPE_LEVEL_HIGH>;
                        clocks = <&cru PCLK_GPIO2>;

                        gpio-controller;
                        #gpio-cells = <2>;

                        interrupt-controller;
                        #interrupt-cells = <2>;
                };

                gpio3: gpio3@ff7a0000 {
                        compatible = "rockchip,gpio-bank";
                        reg = <0xff7a0000 0x100>;
                        interrupts = <GIC_SPI 84 IRQ_TYPE_LEVEL_HIGH>;
                        clocks = <&cru PCLK_GPIO3>;

                        gpio-controller;
                        #gpio-cells = <2>;

                        interrupt-controller;
                        #interrupt-cells = <2>;
                };

                gpio4: gpio4@ff7b0000 {
                        compatible = "rockchip,gpio-bank";
                        reg = <0xff7b0000 0x100>;
                        interrupts = <GIC_SPI 85 IRQ_TYPE_LEVEL_HIGH>;
                        clocks = <&cru PCLK_GPIO4>;

                        gpio-controller;
                        #gpio-cells = <2>;

                        interrupt-controller;
                        #interrupt-cells = <2>;
                };

                gpio5: gpio5@ff7c0000 {
                        compatible = "rockchip,gpio-bank";
                        reg = <0xff7c0000 0x100>;
                        interrupts = <GIC_SPI 86 IRQ_TYPE_LEVEL_HIGH>;
                        clocks = <&cru PCLK_GPIO5>;

                        gpio-controller;
                        #gpio-cells = <2>;

                        interrupt-controller;
                        #interrupt-cells = <2>;
                };

                gpio6: gpio6@ff7d0000 {
                        compatible = "rockchip,gpio-bank";
                        reg = <0xff7d0000 0x100>;
                        interrupts = <GIC_SPI 87 IRQ_TYPE_LEVEL_HIGH>;
                        clocks = <&cru PCLK_GPIO6>;

                        gpio-controller;
                        #gpio-cells = <2>;

                        interrupt-controller;
                        #interrupt-cells = <2>;
                };

                gpio7: gpio7@ff7e0000 {
                        compatible = "rockchip,gpio-bank";
                        reg = <0xff7e0000 0x100>;
                        interrupts = <GIC_SPI 88 IRQ_TYPE_LEVEL_HIGH>;
                        clocks = <&cru PCLK_GPIO7>;

                        gpio-controller;
                        #gpio-cells = <2>;

                        interrupt-controller;
                        #interrupt-cells = <2>;
                };

                gpio8: gpio8@ff7f0000 {
                        compatible = "rockchip,gpio-bank";
                        reg = <0xff7f0000 0x100>;
                        interrupts = <GIC_SPI 89 IRQ_TYPE_LEVEL_HIGH>;
                        clocks = <&cru PCLK_GPIO8>;

                        gpio-controller;
                        #gpio-cells = <2>;

                        interrupt-controller;
                        #interrupt-cells = <2>;
                };

                pcfg_pull_up: pcfg-pull-up {
                        bias-pull-up;
                };

                pcfg_pull_down: pcfg-pull-down {
                        bias-pull-down;
                };

                pcfg_pull_none: pcfg-pull-none {
                        bias-disable;
                };

                pcfg_pull_none_12ma: pcfg-pull-none-12ma {
                        bias-disable;
                        drive-strength = <12>;
                };

                sleep {
                        global_pwroff: global-pwroff {
                                rockchip,pins = <0 0 RK_FUNC_1 &pcfg_pull_none>;
                        };

                        ddrio_pwroff: ddrio-pwroff {
                                rockchip,pins = <0 1 RK_FUNC_1 &pcfg_pull_none>;
                        };

                        ddr0_retention: ddr0-retention {
                                rockchip,pins = <0 2 RK_FUNC_1 &pcfg_pull_up>;
                        };

                        ddr1_retention: ddr1-retention {
                                rockchip,pins = <0 3 RK_FUNC_1 &pcfg_pull_up>;
                        };
                };

                i2c0 {
                        i2c0_xfer: i2c0-xfer {
                                rockchip,pins = <0 15 RK_FUNC_1 &pcfg_pull_none>,
                                                <0 16 RK_FUNC_1 &pcfg_pull_none>;
                        };
                };

                i2c1 {
                        i2c1_xfer: i2c1-xfer {
                                rockchip,pins = <8 4 RK_FUNC_1 &pcfg_pull_none>,
                                                <8 5 RK_FUNC_1 &pcfg_pull_none>;
                        };
                };

                i2c2 {
                        i2c2_xfer: i2c2-xfer {
                                rockchip,pins = <6 9 RK_FUNC_1 &pcfg_pull_none>,
                                                <6 10 RK_FUNC_1 &pcfg_pull_none>;
                        };
                };

                i2c3 {
                        i2c3_xfer: i2c3-xfer {
                                rockchip,pins = <2 16 RK_FUNC_1 &pcfg_pull_none>,
                                                <2 17 RK_FUNC_1 &pcfg_pull_none>;
                        };
                };

                i2c4 {
                        i2c4_xfer: i2c4-xfer {
                                rockchip,pins = <7 17 RK_FUNC_1 &pcfg_pull_none>,
                                                <7 18 RK_FUNC_1 &pcfg_pull_none>;
                        };
                };

                i2c5 {
                        i2c5_xfer: i2c5-xfer {
                                rockchip,pins = <7 19 RK_FUNC_1 &pcfg_pull_none>,
                                                <7 20 RK_FUNC_1 &pcfg_pull_none>;
                        };
                };

                i2s0 {
                        i2s0_bus: i2s0-bus {
                                rockchip,pins = <6 0 RK_FUNC_1 &pcfg_pull_none>,
                                                <6 1 RK_FUNC_1 &pcfg_pull_none>,
                                                <6 2 RK_FUNC_1 &pcfg_pull_none>,
                                                <6 3 RK_FUNC_1 &pcfg_pull_none>,
                                                <6 4 RK_FUNC_1 &pcfg_pull_none>,
                                                <6 8 RK_FUNC_1 &pcfg_pull_none>;
                        };
                };

                sdmmc {
                        sdmmc_clk: sdmmc-clk {
                                rockchip,pins = <6 20 RK_FUNC_1 &pcfg_pull_none>;
                        };

                        sdmmc_cmd: sdmmc-cmd {
                                rockchip,pins = <6 21 RK_FUNC_1 &pcfg_pull_up>;
                        };

                        sdmmc_cd: sdmcc-cd {
                                rockchip,pins = <6 22 RK_FUNC_1 &pcfg_pull_up>;
                        };

                        sdmmc_bus1: sdmmc-bus1 {
                                rockchip,pins = <6 16 RK_FUNC_1 &pcfg_pull_up>;
                        };

                        sdmmc_bus4: sdmmc-bus4 {
                                rockchip,pins = <6 16 RK_FUNC_1 &pcfg_pull_up>,
                                                <6 17 RK_FUNC_1 &pcfg_pull_up>,
                                                <6 18 RK_FUNC_1 &pcfg_pull_up>,
                                                <6 19 RK_FUNC_1 &pcfg_pull_up>;
                        };
                };

                sdio0 {
                        sdio0_bus1: sdio0-bus1 {
                                rockchip,pins = <4 20 RK_FUNC_1 &pcfg_pull_up>;
                        };

                        sdio0_bus4: sdio0-bus4 {
                                rockchip,pins = <4 20 RK_FUNC_1 &pcfg_pull_up>,
                                                <4 21 RK_FUNC_1 &pcfg_pull_up>,
                                                <4 22 RK_FUNC_1 &pcfg_pull_up>,
                                                <4 23 RK_FUNC_1 &pcfg_pull_up>;
                        };

                        sdio0_cmd: sdio0-cmd {
                                rockchip,pins = <4 24 RK_FUNC_1 &pcfg_pull_up>;
                        };

                        sdio0_clk: sdio0-clk {
                                rockchip,pins = <4 25 RK_FUNC_1 &pcfg_pull_none>;
                        };

                        sdio0_cd: sdio0-cd {
                                rockchip,pins = <4 26 RK_FUNC_1 &pcfg_pull_up>;
                        };

                        sdio0_wp: sdio0-wp {
                                rockchip,pins = <4 27 RK_FUNC_1 &pcfg_pull_up>;
                        };

                        sdio0_pwr: sdio0-pwr {
                                rockchip,pins = <4 28 RK_FUNC_1 &pcfg_pull_up>;
                        };

                        sdio0_bkpwr: sdio0-bkpwr {
                                rockchip,pins = <4 29 RK_FUNC_1 &pcfg_pull_up>;
                        };

                        sdio0_int: sdio0-int {
                                rockchip,pins = <4 30 RK_FUNC_1 &pcfg_pull_up>;
                        };
                };

                sdio1 {
                        sdio1_bus1: sdio1-bus1 {
                                rockchip,pins = <3 24 RK_FUNC_4 &pcfg_pull_up>;
                        };

                        sdio1_bus4: sdio1-bus4 {
                                rockchip,pins = <3 24 RK_FUNC_4 &pcfg_pull_up>,
                                                <3 25 RK_FUNC_4 &pcfg_pull_up>,
                                                <3 26 RK_FUNC_4 &pcfg_pull_up>,
                                                <3 27 RK_FUNC_4 &pcfg_pull_up>;
                        };

                        sdio1_cd: sdio1-cd {
                                rockchip,pins = <3 28 RK_FUNC_4 &pcfg_pull_up>;
                        };

                        sdio1_wp: sdio1-wp {
                                rockchip,pins = <3 29 RK_FUNC_4 &pcfg_pull_up>;
                        };

                        sdio1_bkpwr: sdio1-bkpwr {
                                rockchip,pins = <3 30 RK_FUNC_4 &pcfg_pull_up>;
                        };

                        sdio1_int: sdio1-int {
                                rockchip,pins = <3 31 RK_FUNC_4 &pcfg_pull_up>;
                        };

                        sdio1_cmd: sdio1-cmd {
                                rockchip,pins = <4 6 RK_FUNC_4 &pcfg_pull_up>;
                        };

                        sdio1_clk: sdio1-clk {
                                rockchip,pins = <4 7 RK_FUNC_4 &pcfg_pull_none>;
                        };

                        sdio1_pwr: sdio1-pwr {
                                rockchip,pins = <4 9 RK_FUNC_4 &pcfg_pull_up>;
                        };
                };

                emmc {
                        emmc_clk: emmc-clk {
                                rockchip,pins = <3 18 RK_FUNC_2 &pcfg_pull_none>;
                        };

                        emmc_cmd: emmc-cmd {
                                rockchip,pins = <3 16 RK_FUNC_2 &pcfg_pull_up>;
                        };

                        emmc_pwr: emmc-pwr {
                                rockchip,pins = <3 9 RK_FUNC_2 &pcfg_pull_up>;
                        };

                        emmc_bus1: emmc-bus1 {
                                rockchip,pins = <3 0 RK_FUNC_2 &pcfg_pull_up>;
                        };

                        emmc_bus4: emmc-bus4 {
                                rockchip,pins = <3 0 RK_FUNC_2 &pcfg_pull_up>,
                                                <3 1 RK_FUNC_2 &pcfg_pull_up>,
                                                <3 2 RK_FUNC_2 &pcfg_pull_up>,
                                                <3 3 RK_FUNC_2 &pcfg_pull_up>;
                        };

                        emmc_bus8: emmc-bus8 {
                                rockchip,pins = <3 0 RK_FUNC_2 &pcfg_pull_up>,
                                                <3 1 RK_FUNC_2 &pcfg_pull_up>,
                                                <3 2 RK_FUNC_2 &pcfg_pull_up>,
                                                <3 3 RK_FUNC_2 &pcfg_pull_up>,
                                                <3 4 RK_FUNC_2 &pcfg_pull_up>,
                                                <3 5 RK_FUNC_2 &pcfg_pull_up>,
                                                <3 6 RK_FUNC_2 &pcfg_pull_up>,
                                                <3 7 RK_FUNC_2 &pcfg_pull_up>;
                        };
                };

                spi0 {
                        spi0_clk: spi0-clk {
                                rockchip,pins = <5 12 RK_FUNC_1 &pcfg_pull_up>;
                        };
                        spi0_cs0: spi0-cs0 {
                                rockchip,pins = <5 13 RK_FUNC_1 &pcfg_pull_up>;
                        };
                        spi0_tx: spi0-tx {
                                rockchip,pins = <5 14 RK_FUNC_1 &pcfg_pull_up>;
                        };
                        spi0_rx: spi0-rx {
                                rockchip,pins = <5 15 RK_FUNC_1 &pcfg_pull_up>;
                        };
                        spi0_cs1: spi0-cs1 {
                                rockchip,pins = <5 16 RK_FUNC_1 &pcfg_pull_up>;
                        };
                };
                spi1 {
                        spi1_clk: spi1-clk {
                                rockchip,pins = <7 12 RK_FUNC_2 &pcfg_pull_up>;
                        };
                        spi1_cs0: spi1-cs0 {
                                rockchip,pins = <7 13 RK_FUNC_2 &pcfg_pull_up>;
                        };
                        spi1_rx: spi1-rx {
                                rockchip,pins = <7 14 RK_FUNC_2 &pcfg_pull_up>;
                        };
                        spi1_tx: spi1-tx {
                                rockchip,pins = <7 15 RK_FUNC_2 &pcfg_pull_up>;
                        };
                };

                spi2 {
                        spi2_cs1: spi2-cs1 {
                                rockchip,pins = <8 3 RK_FUNC_1 &pcfg_pull_up>;
                        };
                        spi2_clk: spi2-clk {
                                rockchip,pins = <8 6 RK_FUNC_1 &pcfg_pull_up>;
                        };
                        spi2_cs0: spi2-cs0 {
                                rockchip,pins = <8 7 RK_FUNC_1 &pcfg_pull_up>;
                        };
                        spi2_rx: spi2-rx {
                                rockchip,pins = <8 8 RK_FUNC_1 &pcfg_pull_up>;
                        };
                        spi2_tx: spi2-tx {
                                rockchip,pins = <8 9 RK_FUNC_1 &pcfg_pull_up>;
                        };
                };

                uart0 {
                        uart0_xfer: uart0-xfer {
                                rockchip,pins = <4 16 RK_FUNC_1 &pcfg_pull_up>,
                                                <4 17 RK_FUNC_1 &pcfg_pull_none>;
                        };

                        uart0_cts: uart0-cts {
                                rockchip,pins = <4 18 RK_FUNC_1 &pcfg_pull_none>;
                        };

                        uart0_rts: uart0-rts {
                                rockchip,pins = <4 19 RK_FUNC_1 &pcfg_pull_none>;
                        };
                };

                uart1 {
                        uart1_xfer: uart1-xfer {
                                rockchip,pins = <5 8 RK_FUNC_1 &pcfg_pull_up>,
                                                <5 9 RK_FUNC_1 &pcfg_pull_none>;
                        };

                        uart1_cts: uart1-cts {
                                rockchip,pins = <5 10 RK_FUNC_1 &pcfg_pull_none>;
                        };

                        uart1_rts: uart1-rts {
                                rockchip,pins = <5 11 RK_FUNC_1 &pcfg_pull_none>;
                        };
                };

                uart2 {
                        uart2_xfer: uart2-xfer {
                                rockchip,pins = <7 22 RK_FUNC_1 &pcfg_pull_up>,
                                                <7 23 RK_FUNC_1 &pcfg_pull_none>;
                        };
                        /* no rts / cts for uart2 */
                };

                uart3 {
                        uart3_xfer: uart3-xfer {
                                rockchip,pins = <7 7 RK_FUNC_1 &pcfg_pull_up>,
                                                <7 8 RK_FUNC_1 &pcfg_pull_none>;
                        };

                        uart3_cts: uart3-cts {
                                rockchip,pins = <7 9 RK_FUNC_1 &pcfg_pull_none>;
                        };

                        uart3_rts: uart3-rts {
                                rockchip,pins = <7 10 RK_FUNC_1 &pcfg_pull_none>;
                        };
                };

                uart4 {
                        uart4_xfer: uart4-xfer {
                                rockchip,pins = <5 12 3 &pcfg_pull_up>,
                                                <5 13 3 &pcfg_pull_none>;
                        };

                        uart4_cts: uart4-cts {
                                rockchip,pins = <5 14 3 &pcfg_pull_none>;
                        };

                        uart4_rts: uart4-rts {
                                rockchip,pins = <5 15 3 &pcfg_pull_none>;
                        };
                };

                tsadc {
                        otp_out: otp-out {
                                rockchip,pins = <0 10 RK_FUNC_1 &pcfg_pull_none>;
                        };
                };

                pwm0 {
                        pwm0_pin: pwm0-pin {
                                rockchip,pins = <7 0 RK_FUNC_1 &pcfg_pull_none>;
                        };
                };

                pwm1 {
                        pwm1_pin: pwm1-pin {
                                rockchip,pins = <7 1 RK_FUNC_1 &pcfg_pull_none>;
                        };
                };

                pwm2 {
                        pwm2_pin: pwm2-pin {
                                rockchip,pins = <7 22 RK_FUNC_3 &pcfg_pull_none>;
                        };
                };

                pwm3 {
                        pwm3_pin: pwm3-pin {
                                rockchip,pins = <7 23 RK_FUNC_3 &pcfg_pull_none>;
                        };
                };

                gmac {
                        rgmii_pins: rgmii-pins {
                                rockchip,pins = <3 30 3 &pcfg_pull_none>,
                                                <3 31 3 &pcfg_pull_none>,
                                                <3 26 3 &pcfg_pull_none>,
                                                <3 27 3 &pcfg_pull_none>,
                                                <3 28 3 &pcfg_pull_none_12ma>,
                                                <3 29 3 &pcfg_pull_none_12ma>,
                                                <3 24 3 &pcfg_pull_none_12ma>,
                                                <3 25 3 &pcfg_pull_none_12ma>,
                                                <4 0 3 &pcfg_pull_none>,
                                                <4 5 3 &pcfg_pull_none>,
                                                <4 6 3 &pcfg_pull_none>,
                                                <4 9 3 &pcfg_pull_none_12ma>,
                                                <4 4 3 &pcfg_pull_none_12ma>,
                                                <4 1 3 &pcfg_pull_none>,
                                                <4 3 3 &pcfg_pull_none>;
                        };

                        rmii_pins: rmii-pins {
                                rockchip,pins = <3 30 3 &pcfg_pull_none>,
                                                <3 31 3 &pcfg_pull_none>,
                                                <3 28 3 &pcfg_pull_none>,
                                                <3 29 3 &pcfg_pull_none>,
                                                <4 0 3 &pcfg_pull_none>,
                                                <4 5 3 &pcfg_pull_none>,
                                                <4 4 3 &pcfg_pull_none>,
                                                <4 1 3 &pcfg_pull_none>,
                                                <4 2 3 &pcfg_pull_none>,
                                                <4 3 3 &pcfg_pull_none>;
                        };
                };
        };

        power: power-controller {
                compatible = "rockchip,rk3288-power-controller";
                #power-domain-cells = <1>;
                rockchip,pmu = <&pmu>;
                #address-cells = <1>;
                #size-cells = <0>;

                pd_gpu {
                        reg = <RK3288_PD_GPU>;
                        clocks = <&cru ACLK_GPU>;
                };

                pd_hevc {
                        reg = <RK3288_PD_HEVC>;
                        clocks = <&cru ACLK_HEVC>,
                                 <&cru SCLK_HEVC_CABAC>,
                                 <&cru SCLK_HEVC_CORE>,
                                 <&cru HCLK_HEVC>;
                };

                pd_vio {
                        reg = <RK3288_PD_VIO>;
                        clocks = <&cru ACLK_IEP>,
                                 <&cru ACLK_ISP>,
                                 <&cru ACLK_RGA>,
                                 <&cru ACLK_VIP>,
                                 <&cru ACLK_VOP0>,
                                 <&cru ACLK_VOP1>,
                                 <&cru DCLK_VOP0>,
                                 <&cru DCLK_VOP1>,
                                 <&cru HCLK_IEP>,
                                 <&cru HCLK_ISP>,
                                 <&cru HCLK_RGA>,
                                 <&cru HCLK_VIP>,
                                 <&cru HCLK_VOP0>,
                                 <&cru HCLK_VOP1>,
                                 <&cru PCLK_EDP_CTRL>,
                                 <&cru PCLK_HDMI_CTRL>,
                                 <&cru PCLK_LVDS_PHY>,
                                 <&cru PCLK_MIPI_CSI>,
                                 <&cru PCLK_MIPI_DSI0>,
                                 <&cru PCLK_MIPI_DSI1>,
                                 <&cru SCLK_EDP_24M>,
                                 <&cru SCLK_EDP>,
                                 <&cru SCLK_HDMI_CEC>,
                                 <&cru SCLK_HDMI_HDCP>,
                                 <&cru SCLK_ISP_JPE>,
                                 <&cru SCLK_ISP>,
                                 <&cru SCLK_RGA>;
                };

                pd_video {
                        reg = <RK3288_PD_VIDEO>;
                        clocks = <&cru ACLK_VCODEC>,
                                 <&cru HCLK_VCODEC>;
                };
        };
};




欢迎光临 Firefly开源社区 (https://dev.t-firefly.com/) Powered by Discuz! X3.1