Firefly开源社区

rk3399如何设置一级引导串口波特率修改为115200

419

积分

0

威望

0

贡献

技术达人

Rank: 2

积分
419
发表于 2019-1-4 15:56:22     
rk3399默认串口波特率为1500000,我参考了本站上的修改帖子,修改了uboot里的rk3399_defconfig文件,以及dts上的文件,波特率也的确变为了115200,但是在一级引导那一处波特率还是1500000,就是开机打印的第一段字符串如果设置115200波特率,还是乱码,请问这块区域的波特率该如何修改?
回复

使用道具 举报

419

积分

0

威望

0

贡献

技术达人

Rank: 2

积分
419
发表于 2019-1-4 15:58:40     
打印信息如下:

▒▒▒u▒▒z▒▒▒y▒:▒▒▒▒▒▒<▒▒▒▒▒O▒Ɉ▒▒ҽd$▒▒▒{▒▒*▒▒▒▒▒▒//o<=▒^/O/▒▒▒<ޞ▒/▒<Ok▒*▒&a▒▒▒Kk▒<ŋ▒▒▒▒^▒<▒

U-Boot 2014.10-RK3399-06 (Jan 03 2019 - 23:47:42)

CPU: rk3399
cpu version = 0
CPU's clock information:
    aplll = 816000000HZ
    apllb = 24000000HZ
    gpll = 800000000HZ
               aclk_periph_h = 133333333HZ, hclk_periph_h = 66666666HZ, pclk_periph_h = 33333333HZ
               aclk_periph_l0 = 100000000HZ, hclk_periph_l0 = 100000000HZ, pclk_periph_l0 = 50000000HZ
               hclk_periph_l1 = 100000000HZ, pclk_periph_l1 = 50000000HZ
    cpll = 800000000HZ
    dpll = 800000000HZ
    vpll = 24000000HZ
    npll = 24000000HZ
    ppll = 676000000HZ
Board:  Rockchip platform Board
Uboot as second level loader
DRAM:  Found dram banks: 1
Adding bank:0000000000200000(000000007fe00000)
Reserve memory for trust os.
dram reserve bank: base = 0x08400000, size = 0x01e00000
128 MiB
SdmmcInit = 0 20
storage init OK!
Using default environment

GetParam
remotectl v0.1
pwm freq=0xb8320
pwm_freq_nstime=0x52d
Load FDT from resource image.
power key: bank-0 pin-5
can't find dts node for fixed
usb bc: can find node by path: /dwc-control-usb/usb_bc
pmic:rk808
can't find dts node for pwm1
set pwm voltage ok,pwm_id =2 vol=1000000,pwm_value=66
CPU's clock information:
    aplll = 816000000HZ
    apllb = 24000000HZ
    gpll = 800000000HZ
               aclk_periph_h = 133333333HZ, hclk_periph_h = 66666666HZ, pclk_periph_h = 33333333HZ
               aclk_periph_l0 = 100000000HZ, hclk_periph_l0 = 100000000HZ, pclk_periph_l0 = 50000000HZ
               hclk_periph_l1 = 100000000HZ, pclk_periph_l1 = 50000000HZ
    cpll = 800000000HZ
    dpll = 800000000HZ
    vpll = 24000000HZ
    npll = 24000000HZ
    ppll = 676000000HZ
SecureBootEn = 0, SecureBootLock = 0

#Boot ver: 2019-01-03#1.09
empty serial no.
normal boot.
checkKey
vbus = 1
board_fbt_key_pressed: ir_keycode = 0x0, frt = 0
no fuel gauge found
no fuel gauge found
failed to find phy node
failed to find panel driver
read logo on state from dts [1]
no fuel gauge found
can't find dts node for deviceinfo
dw_rk_hdmi_register:fail to read deviceinfo
hdmi baseparamer 0x0@0-0
[EDID-EXTEND] It is a  CEA 861 Series Extension.
no baseparametr,find best edid mode,vic=16
hdmi_dev->video.vic is 4
rk lcdc - 0 dclk set: dclk = 74250000HZ, pll select = 0, div = 1
rockchip_panel_prepare: failed to find panel prepare funcs
hdmi_dev_config_video vic 4 color_output 3 color_output_depth 8
pixel clk is 74250000 tmds clk is 74250000
hsync_pol 1 vsync_pol 1
[HDMI] sucess output HDMI.
PHY PLL not locked: PCLK_ON=1,TMDSCLK_ON=0
rockchip_panel_enable: failed to find panel prepare funcs
ERROR: [get_entry_ram]: Cannot find logo_kernel.bmp!
failed to display kernel logo
checkKey
vbus = 1
board_fbt_key_pressed: ir_keycode = 0x0, frt = 0
Hit any key to stop autoboot:  0
load fdt from resouce.
vendor read error!
Set oem_unlocked=0Secure Boot state: 0
kernel   @ 0x00280000 (0x01227808)
ramdisk  @ 0x04bf0000 (0x001ad958)
bootrk: do_bootm_linux...
   Loading Device Tree to 0000000004600000, end 00000000046164e4 ... OK
Add bank:0000000000200000, 0000000008200000
Add bank:000000000a200000, 0000000075e00000
WARNING: could not set reg FDT_ERR_BADOFFSET.

Starting kernel ...

[    0.000000] Booting Linux on physical CPU 0x0
回复

使用道具 举报

419

积分

0

威望

0

贡献

技术达人

Rank: 2

积分
419
发表于 2019-1-4 16:05:20     
就是开头那一段打印信息,还是乱码
回复

使用道具 举报

419

积分

0

威望

0

贡献

技术达人

Rank: 2

积分
419
发表于 2019-1-4 16:43:16     
一级引导rk3399_loader_v1.09.109.bin,该文件是哪里编译出来的
回复

使用道具 举报

2580

积分

56

威望

46

贡献

社区版主

Rank: 7Rank: 7Rank: 7

积分
2580

优秀版主论坛元老

发表于 2019-1-5 10:21:32     
这个源码原厂没有开放
回复

使用道具 举报

52

积分

0

威望

0

贡献

技术小白

积分
52
发表于 2019-7-27 09:49:52     
请问您修改这个波特率在哪里修改的?按照论坛上说的修改,内核引导一半之后又变回1500000了
回复

使用道具 举报

419

积分

0

威望

0

贡献

技术达人

Rank: 2

积分
419
发表于 2019-8-8 09:34:53     
wwwbbk1 发表于 2019-7-27 09:49
请问您修改这个波特率在哪里修改的?按照论坛上说的修改,内核引导一半之后又变回1500000了

估计你设备树里没有改:
fiq_debugger: fiq-debugger {
        compatible = "rockchip,fiq-debugger";
        rockchip,serial-id = <2>;
        rockchip,wake-irq = <0>;
        rockchip,irq-mode-enable = <0>;  /* If enable uart uses irq instead of fiq */
        rockchip,baudrate = <1500000>;  /* Only 115200 and 1500000 */
        pinctrl-names = "default";
        pinctrl-0 = <&uart2c_xfer>;
        interrupts = <GIC_SPI 150 IRQ_TYPE_LEVEL_HIGH 0>;
};
回复

使用道具 举报

52

积分

0

威望

0

贡献

技术小白

积分
52
发表于 2019-8-8 22:08:44     
风在摇曳风铃 发表于 2019-8-8 09:34
估计你设备树里没有改:
fiq_debugger: fiq-debugger {
        compatible = "rockchip,fiq-debugger" ...

已经改了,是使用buid.sh工具制作update.img时没更新kernel的问题
回复

使用道具 举报

*滑块验证:
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

友情链接 : 爱板网 电子发烧友论坛 云汉电子社区 粤ICP备14022046号-2
快速回复 返回顶部 返回列表