RK如何配置MIPI DSI的lcd的clock, rockchip,dsi_hs_clk及RST 低高动作
请教一下，初始化MIPI屏的时候disp_mipi_init: mipi_dsi_init{
compatible = "rockchip,mipi_dsi_init";
rockchip,screen_init = <1>;
rockchip,dsi_lane = <4>;
rockchip,dsi_hs_clk = <348>;
rockchip,mipi_dsi_num = <1>;
};
里面的hs-clock是如何计算的
dsi_hs_clk =((h_active + hfp + hbp + h_sync) * (v_active + vfp + vbp + v_sync) * fps * bpp) / lane_number
还是dsi_hs_clk=100 +((h_active + hfp + hbp + h_sync) * (v_active + vfp + vbp + v_sync) * fps * bpp) / lane_number ，不明白为何要+100？？
另外disp_mipi_power_ctr: mipi_power_ctr {
compatible = "rockchip,mipi_power_ctr";
mipi_lcd_rst:mipi_lcd_rst{
compatible = "rockchip,lcd_rst";
rockchip,gpios = <&gpio2 GPIO_B7 GPIO_ACTIVE_LOW>;
rockchip,delay = <100>;
里面的GPIO_ACTIVE_LOW，指RST脚会做高低高动作还是先低后高又或者是高低，rockchip,delay = <100>，这100ms是在拉低还是拉高的时候做的延时，一般LCM上电时序，RST需要先低后高，不太明白RK的上电动作和MTK差异蛮大，请各位前辈赐教，谢谢
rockchip,dsi_hs_clk属性：屏ddr clk，表示一条数据lane的传输速率，单位为Mbits/s。有个大概的计算公式：100+H_total*V_total*fps*3*8/lanes H_total，V_total包括active，bp，fp 和sync-len的和；fps为帧率，刚调试一款屏时，fps为50多帧就好，然后慢慢抬高；
3为一个像素点为rgb 3个字节；
8为8 bits；
设置GPIO_ACTIVE_LOW 的话是先拉高delay100后拉低 delay100
页:
[1]