Firefly开源社区

打印 上一主题 下一主题

[技术讨论] PCIE3.0是否支持Separate Refclk Architecture

53

积分

0

威望

0

贡献

技术小白

积分
53

PCIE3.0是否支持Separate Refclk Architecture

发表于 2023-2-6 20:46:33      浏览:5492 | 回复:2        打印      只看该作者   [复制链接] 楼主
  • 固件类型: 官方提供的固件
  • 固件文件名称: xxx
  • 固件下载地址: xxx
  • Log日志: log.zip
问题描述及复现步骤:
PCIE通常采用Common REFCLK Rx Architecture (CC):




PCIE Separate Refclk Architecture:



请问3588Q pcie3.0 RC和EP端是否支持采用独立的REFCLK时钟。如果支持,有没有特殊要注意的地方。

image.png (46.24 KB, 下载次数: 499)

image.png

image.png (60.7 KB, 下载次数: 534)

image.png

log.zip

151 Bytes, 下载次数: 1, 下载积分: 灯泡 -1 , 经验 -1

回复

使用道具 举报

149

积分

0

威望

0

贡献

技术小白

积分
149
发表于 2023-2-7 10:45:02        只看该作者  沙发
我们根据rk原厂的硬件设计要求是要使用同一时钟源的,Separate Refclk Architecture 的时钟架构模式并没有使用过
回复

使用道具 举报

53

积分

0

威望

0

贡献

技术小白

积分
53
发表于 2023-2-7 11:37:27        只看该作者  板凳
好的,谢谢。
设计时把Separate Refclk 和 Common Refclk都加上(FPGA MGT两路时钟输入),看看Separate Refclk的具体效果。如果不行,转为Common Refclk工作。
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

友情链接 : 爱板网 电子发烧友论坛 云汉电子社区 粤ICP备14022046号-2
快速回复 返回顶部 返回列表