Firefly开源社区

标题: CIF_CLKOUT无时钟信号输出 [打印本页]

作者: sincezsj 时间: 2022-6-14 21:01
标题: CIF_CLKOUT无时钟信号输出
本帖最后由 sincezsj 于 2022-6-14 21:02 编辑

现在准备使用核心板接的mipi-csi接一个AHD转MIPI的芯片，该芯片需要一个27M时钟信号，rk3568可以通过CIF_CLKOUT提供。现在按照下载SDK中提供的DTS进行配置如下：
clocks = <&cru CLK_CIF_OUT>;
clock-names = "xvclk";
power-domains = <&power RK3568_PD_VI>;
pinctrl-names = "default";
pinctrl-0 = <&cif_clk>;

驱动程序中：
pinctrl_select_state修改CIF_CLKOUT管脚的复用属性
clk_prepare_enable设置时钟

进入系统后，查看时钟树，cif_clkout值已经设置成功，但是CIF_CLKOUT管脚没有时钟信号输出。

还有什么地方需要进行配置吗？

作者: Liuth 时间: 2022-6-15 11:22
参考第一页https://dev.t-firefly.com/thread-120687-1-1.html
只有在poweron状态下才有时钟

作者: sincezsj 时间: 2022-6-15 12:04

Liuth 发表于 2022-6-15 11:22
参考第一页https://dev.t-firefly.com/thread-120687-1-1.html
只有在poweron状态下才有时钟

这个贴子里的问题是，由于I2C通讯错误后，调用了clk_disable_unprepare关闭了时钟，而我现在调用了clk_prepare_enable之后并没有调用clk_disable_unprepare关闭时钟。所以现在问题还没有解决。

欢迎光临 Firefly开源社区 (https://dev.t-firefly.com/)